NAMA : Abdul Rozak Ainurrofiq
NIM : 221344033
Kelas : 2B- TNK

Rangkuman 8 Elektronkika Digital Lanjut

COUNTER SINKRON $\neq 2^n$ dan UP/DOWN COUNTER SINKRON

Counter Sinkron

Clock pada setiap Filip-Flop dalam penghitung sinkron berada di bawah kontrol pulsa clock yang sama (satu sumber) dan beroperasi secara serentak dengan pulsa clock. Pada counter sinkron, semua Flip-Flop di-clock secara bersamaan pada waktu yang samaatau dengan kata lain, terdapat "sinkronisasi" antara perubahan output dengan sinyal clock. Sinkronisasi ini mengakibatkan counter sinkron bekerja lebih cepat jika dibandingkan counter asinkron, karena pada rangkaian sinkron *delay* nya lebih kecil dan tidak menimbulkan *glitch*.

Berbeda dengan proses perancangan rangkaian counter asinkron, perancangan counter sinkron harus melalui beberapa tahap, antara lain : Membuat State Diagram, Membuat State Table, Menentukan jenis FF, Mencari persamaan setiap input FF, baru kemudian menggambar rangkaiannya.

- Langkah-langkah Merancang Rangkaian Sinkron

  1. Membuat State Diagram.

  State Diagram bertujuan untuk menentukan urutan state yang akan dimunculkan pada rangkaian, sesuai yang diperintahkan.

  2. Membuat State Table

  Dengan merujuk pada state diagram yang telah dibuat, kita dapat menentukan Present State dan Next State, agar dapat dengan mudah memindahkannya pada K-Map.

  3. Menetukan Jenis Input Flip-Flop, dan melengkapi State Table

  Kita perlu menentukan jenis FF agar dapat menentukan jenis tabel Eksitasi yang akan digunakan.

4. Menetukan persamaan untuk setiap Input Flip-Flop

Gunakan referensi state table yang telah lengkap kondisi input dan outputnya (mengacu pada tabel eksitasi) dan pindahkan hasilnya pada K-Map, sesuai dengan nomor tabel padaPresent State dan nomor tabel pada K-Map.

5. Membuat rangkaian

Setelah didapat persamaan untuk tiap input FF, gambarkan rangkaiannya.

❖ Tabel Eksitasi

1. Tabel Eksitasi JK-Flip Flop

Q	Qn + 1	J	K
0	0	0	D
0	1	1	D
1	0	D	1
1	1	D	0

2. Tabel Eksitasi D Flip Flop

Q	Qn + 1	J	K
0	0	0	D
0	1	1	D
1	0	D	1
1	1	D	0

3. Tabel Eksitasi RS Flip Flop

Q	Qn + 1	R	S
0	0	0	D
0	1	1	0
1	0	0	1
1	1	D	0


4. Tabel Eksitasi T Flip Flop

Q	Qn + 1	T
0	0	0
0	1	1
1	0	1
1	1	0

❖ Contoh 1: Perancangan Up Counter 2 bit sinkron menggunakan JK-FF

1. Membuat State Diagram2 bit -> 2^2 = 4 state

   urutan yang diinginkan : 0,1,2,3 (desimal)atau dalam biner: 00,01,10,11



2. Membuat State Table

	Output				Input			
Desimal	Present State (PS)		Next State (NS)		J_0	K_0	J_1	K_1
	Q_1	Q_0	Q_1	Q_0				
0	0	0	0	1				
1	0	1	1	0				
2	1	0	1	1				
3	1	1	0	0				

3. Menentukan jenis input flip-flop dan melengkapi state tableJenis FF: JK-FF


   Tabel Eksitasi

Q	Qn + 1	J	K
0	0	0	D
0	1	1	D
1	0	D	1
1	1	D	0

Melengkapi state table

	Output				Input			
Desimal	Present State (PS)		Next State (NS)		J_0	K_0	J_1	K_1
	Q_1	Q_0	Q_1	Q_0				
0	0	0	0	1	1	D	0	D
1	0	1	1	0	D	1	1	D
2	1	0	1	1	1	D	D	0
3	1	1	0	0	D	1	D	1


4. Menentukan persamaan untuk setiap input flip-flop



$J_0 = 1$ **$K_0 = 1$** **$J_1 = Q_0$**

$K_1 = Q_0$

Membuat Rangkaian



Rangkaian *Up/Down Counter* Sinkron

- Contoh Rangkaian *Up/Down Counter* Sinkron D-FF Modulus 8 :

1. *State Table*

State Table Mode Up Counter Sinkron D-FF Modulus 8

M (*Up*)	***OUTPUT***						***INPUT***		
	Present State			***Next State***					
	Q_2	**Q_1**	**Q_0**	**Q_2**	**Q_1**	**Q_0**	**D_2**	**D_1**	**D_0**
0	0	0	0	0	0	1	0	0	1
0	0	0	1	0	1	0	0	1	0
0	0	1	0	0	1	1	0	1	1
0	0	1	1	1	0	0	1	0	0
0	1	0	0	1	0	1	1	0	1
0	1	0	1	1	1	0	1	1	0
0	1	1	0	1	1	1	1	1	1
0	1	1	1	0	0	0	0	0	0

State Table Mode Down Counter Sinkron D-FF Modulus 8

M *Down*)	***OUTPUT***						***INPUT***		
	Present State			***Next State***					
	Q_2	**Q_1**	**Q_0**	**Q_2**	**Q_1**	**Q_0**	**D_2**	**D_1**	**D_0**
1	0	0	0	1	1	1	1	1	1
1	1	1	1	1	1	0	1	1	0
1	1	1	0	1	0	1	1	0	1
1	1	0	1	1	0	0	1	0	0
1	1	0	0	0	1	1	0	1	1
1	0	1	1	0	1	0	0	1	0
1	0	1	0	0	0	1	0	0	1
1	0	0	1	0	0	0	0	0	0

2. K-Maps

- Untuk D_0

Q1Q0 / MQ2	00	01	11	10
00	1	0	0	1
01	1	0	0	1
11	1	0	0	1
10	1	0	0	1

Gambar 2. 1 K-Maps D0

$\mathbf{D_0 = \overline{Q0}}$

- Untuk D_1

Q1Q0 / MQ2	00	01	11	10
00	0	1	0	1
01	0	1	0	1
11	1	0	1	0
10	1	0	1	0

Gambar 2. 2 K-Maps D1

$D_1 = \bar{M}\overline{Q1}Q0 + \bar{M}Q1\overline{Q0} + M\overline{Q1Q0} + MQ1Q0$

$D_1 = \bar{M}(\overline{Q1}Q0 + Q1\overline{Q0}) + M(\overline{Q1Q0} + Q1Q0)$

$\mathbf{D_1 = \bar{M}(Q0 \oplus Q1) + M(\overline{Q0} \oplus \overline{Q1})}$

- Untuk D_2


Q1Q0 / MQ2	00	01	11	10
00	0	0	1	0
01	1	1	0	1
11	0	1	1	1
10	1	0	0	0

Gambar 2. 3 K-Maps D1

$D_2 = \bar{M}\overline{Q2}Q1Q0 + \bar{M}Q2\overline{Q1} + MQ2Q0 + Q2Q1\overline{Q0} + M\overline{Q2Q1Q0}$

$\mathbf{D_2 = \bar{M}(\overline{Q2}Q1Q0 + Q2\overline{Q1}) + M(Q2Q0 + \overline{Q2Q1Q0}) + Q2Q1\overline{Q0}}$

3. Gambar Rangkaian



Skema Rangkaian *Up/Down Counter* Sinkron D-FF Modulus 8